一、多核中断与核间通信机制
RISC-V 的中断体系分为核本地中断与外部设备中断两条路径。核本地中断由 CLINT（Core-Local Interruptor）提供，每个 hart 拥有独立的 mtimecmp 定时器比较寄存器和 msip 软件中断 pending 位——后者是核间中断（IPI）的硬件基础。外部设备中断传统上由 PLIC（Platform-Level Interrupt Controller）路由，支持优先级仲裁和阈值过滤，采用轮询分发模式将中断信号送达目标 hart。
CLINT + PLIC 的组合在嵌入式和端侧 SoC 中广泛使用，但在高核数场景中面临两个瓶颈：一是 PLIC 不支持消息信号中断（MSI），无法像 PCIe MSI 那样通过内存写入触发中断，限制了设备到处理器的中断扩展能力；二是虚拟化支持薄弱，中断无法直接投递到虚拟机，需要 Hypervisor 介入转发。
AIA（Advanced Interrupt Architecture）是 RISC-V 针对上述问题的现代化方案，由两个核心组件构成：IMSIC（Incoming MSI Controller）为每个 hart 提供独立的 MSI 接收端点，设备通过向 hart 的 IMSIC 物理地址写入数据即可触发中断，与 PCIe MSI 模型一致；APLIC（Advanced PLIC）则同时支持传统线中断和将线中断转换为 MSI 投递到 IMSIC。AIA 原生支持 Hypervisor 扩展，中断可通过 Guest Interrupt File 直接投递到目标虚拟机，避免 Hypervisor 的软件开销。
ACLINT（Advanced Core-Local Interruptor）是 CLINT 的演进方向之一，在 AIA 基础上集成 APLIC 的部分功能，支持嵌套中断抢占和硬件向量化，目标是将中断响应延迟进一步降低。当前 Linux RISC-V 主线内核对 AIA 的支持仍在推进中，具体合入状态与内核版本相关。
二、缓存层次结构设计
RISC-V 微架构的缓存层次通常分为三级：L1、L2 和 L3（或 LLC）。各级缓存的容量、相联度、替换策略和端口配置直接影响处理器的指令吞吐和访存延迟。
●
L1 缓存通常采用哈佛结构，指令缓存（I-cache）和数据缓存（D-cache）物理分离，各自独立访问。典型配置为 32–64 KiB、4–8 路组相联，访问延迟 3–5 个周期。上述数值为RISC-V高性能核实现中的常见设计区间，具体周期数依赖具体微架构和工艺实现，非RISC-V规范的强制性要求。I-cache 一般为单端口（仅取指访问），D-cache 通常支持双端口读写以匹配多发射流水线的访存带宽需求。非阻塞缓存（Non-blocking Cache）通过 Miss Status Handling Register（MSHR）支持多个 L1 miss 同时在途，减少流水线因连续 cache miss 产生的停顿。
●
L2 缓存在多核设计中通常为每个核私有，容量在 256 KiB 至数 MiB 之间，访问延迟 10–20 个周期。私有 L2 的优势在于访问延迟确定且不受其他核干扰，但需要在一致性协议中作为独立的 snooping 节点参与。以玄铁 C950 为例，其每个核配备容量在 256 KiB 至 3 MiB 之间可配置的私有 L2（可选 ECC 校验），缓存层次采用典型的"私有 L2 + 可选共享 L3"结构，官方标称 SPECint2006 性能超过 22/GHz（该数值为设计目标，实际性能受工作负载、散热条件与实现版本影响），可作为 RISC-V 高性能核缓存层次配置的实现参考。
●
L3 / LLC通常为多核共享，容量从数 MiB 到数十 MiB 不等。共享 LLC 的常见实现方式是分片（sliced），每个分片负责一段物理地址范围的 tag 和数据，多分片并行可提供更高的聚合带宽。分片 LLC 的访问延迟与地址映射策略直接相关——非均匀访问（NUCA）模式下，不同地址到 LLC 的延迟存在差异，操作系统或固件层面的页面分配策略对此有直接影响。
缓存替换策略方面，伪 LRU（Pseudo-LRU）通过少量状态位近似 LRU 行为，在面积开销和命中率的权衡中被广泛采用。预取器（Prefetcher）可基于流模式或步长模式提前将数据拉入缓存，但过度激进的预取会污染缓存并挤占有效数据空间，预取策略的有效性需以实际工作负载的 cache-miss 事件验证。
三、缓存一致性协议
多核系统中，每个核的私有缓存可能持有同一物理地址的副本，缓存一致性协议确保所有核看到一致的内存视图。RISC-V 生态中的缓存一致性实现主要依赖以下协议族。
●
TileLink 是 RISC-V 片上互联的原生一致性协议，支持 MOESI（Modified, Owned, Exclusive, Shared, Invalid）协议的子集。TileLink 定义了多种一致性策略，从简单的 uncached 访问到完整的 cache coherence，可根据设计需求选择。TileLink 的 TileLink-UL（Uncached Lightweight）用于简单外设和 DMA，TileLink-C（Coherent）用于核间一致性通信。TileLink 的设计特点是与 RISC-V 的 PMA（Physical Memory Attributes）机制配合，在协议层面实现可配置的一致性域。
●
AMBA CHI（Coherent Hub Interface） 是 Arm 主导的互联标准，在 RISC-V 服务器级 SoC 中也被采用。CHI 支持多协议事务类型（ReadShared, ReadUnique, WriteBackFull 等），通过 Home Node 目录（Directory）追踪每个缓存行的状态和持有者。CHI 的 SNP（Snoop）通道和 DAT（Data）通道分离设计，允许一致性探测与数据传输并行进行。
●
OmniXtend 是 RISC-V 的跨域一致性扩展方案，旨在解决多 socket 或更大规模系统中的缓存一致性问题，使一致性域可以从单芯片内扩展到芯片间。
一致性协议的实现复杂度与互联拓扑强相关。在目录（Directory）模式下，Home Node 需要维护每个缓存行的 Sharer 列表，当发生写请求时向所有 sharer 发送 invalidation 探测。在广播（Broadcast/Snoopy）模式下，所有缓存控制器监听总线事务并自行判断是否需要响应。目录模式适合大规模多核（核数 > 4），广播模式在小规模系统中延迟更低但带宽受限。
缓存一致性粒度为缓存行（Cache Line）级别，典型大小为 64 字节。这意味着即使两个核分别写入同一缓存行内的不同变量（即伪共享 / False Sharing），也会触发相互的 invalidation，造成不必要的性能损耗。在软件层面，对频繁被不同核独立访问的数据结构进行缓存行对齐是常见的优化手段，但具体的对齐值应根据目标处理器的缓存行大小确定。
四、片上互联与多核拓扑
RISC-V 多核 SoC 的片上互联经历了从简单总线到网络片上网络（NoC）的演进。
●
TileLink 总线适用于中小规模系统（通常 2–8 核），基于 Chisel 实现，与 Rocket Chip / Chipyard 生态深度集成。TileLink 支持 TileLink-Width Adaptation 和 Clock Crossing，可以在不同时钟域和总线宽度间桥接。
●
AMBA AXI / ACE / CHI 接口在 RISC-V 商用 SoC 中被广泛采用。AXI4 提供非一致性的高带宽接口用于连接 DDR 控制器、PCIe 等外设；ACE（AXI Coherency Extensions）提供缓存一致性接口；CHI 则是更完整的 hub 接口，支持多端口、多协议事务和 chiplet 互连。多种协议的并行支持使 RISC-V SoC 设计者可以根据不同模块的需求选择最合适的接口类型。
●
NoC（Network on Chip） 在大规模多核系统中替代传统总线或交叉开关，通过分组路由和虚拟通道提供可扩展的带宽。NoC 的关键设计参数包括拓扑结构（Mesh、Torus、Fat Tree 等）、路由算法和流量控制策略。当核数扩展到数十乃至数百时，NoC 的延迟和带宽特性对整体系统性能的影响显著增大。
在异构多核场景中，不同类型的核（如高性能乱序核与高能效顺序核、CPU 与加速器）共享缓存一致性域时，互联协议需要提供带宽 QoS 保障和优先级仲裁机制。部分实现通过硬件 QoS 控制器在互联层面对不同流量类型进行区分调度，避免加速器的大带宽突发流量阻塞 CPU 的延迟敏感请求。在实际商用 SoC 中，在实际商用 SoC 中，玄铁以 XT-Link（XL 系列）作为多核一致性互联的落地产品线：XL-100 面向高带宽多核互联，XL-200 提供多核一致性互联。
五、内存一致性模型与软件可见性
多核架构的软件可见性由内存一致性模型决定。RISC-V 采用 RVWMO（RISC-V Weak Memory Ordering）弱序模型，允许处理器对不相关的内存操作进行重排序，通过显式的 fence 指令提供排序保证。fence r, w 保证之前的读操作在后续的写操作之前对其他 hart 可见，fence rw, rw 则提供全序屏障。
原子操作由 RISC-V A 扩展提供，包括 LR/SC（Load-Reserved / Store-Conditional）对和 AMO（Atomic Memory Operations）指令。LR/SC 用于实现无锁数据结构和原子读-修改-写序列，其正确性依赖缓存一致性协议对保留集的维护。AMO 指令在硬件层面完成原子操作，适合简单的原子变量更新。
Linux RISC-V 内核通过 smp_mb() / smp_rmb() / smp_wmb() 等内存屏障原语将 RVWMO 语义映射到内核同步机制。riscv_hwprobe 系统调用（Linux 6.4+）可在运行时查询平台的非对齐访问性能和扩展支持情况，为运行时优化提供硬件能力信息。
六、技术评估
当前 RISC-V 多核与缓存架构的技术成熟度呈现分层特征。在核内缓存设计层面，L1/L2 缓存的微架构实现已相当成熟，LLC 的分片设计和 NUCA 访问策略仍在持续优化。在一致性协议层面，TileLink 在中小规模系统中得到验证，CHI 接口的引入使 RISC-V SoC 能够复用成熟的服务器级互联生态，但 OmniXtend 等跨域一致性方案的实际部署仍有限。在中断架构层面，AIA 的 IMSIC/APLIC 组合为高核数场景提供了可扩展的方案，但主线内核和固件的完整支持仍在推进中。
工程实践中的一个基本判断是：多核性能的瓶颈往往不在单个核的计算能力，而在缓存一致性开销、互联带宽和内存延迟。核数的扩展必须以一致性域内的带宽和延迟可控为前提，超出一致性域规模的核扩展需要 NUMA 架构或更复杂的一致性分层方案来维持可扩展性。
