规格说明
| 特性 | 说明 |
|---|---|
| Cluster接口 | 采用AMBA4 ACE协议 |
| 一级级联最多支持单簇8核，二级级联最多支持8簇32核 | |
| 同步/异步可选 | |
原生支持C920/C908/C908X/R908处理器 | |
| 设备一致性接口Device Coherency Port（DCP） | 采用ACE4-Lite DVM（兼容AXI4）协议 |
| DCP数量0-7个可选 | |
位宽128/256 bit可选 | |
| 性能监测单元 | 包含6组性能计数器用于性能检测 |
一级级联 L2 Cache
二级级联 L2/L3 Cache | 0/1MB/2MB/3MB/4MB/6MB/8MB可选 |
| 采用16路组相连，特殊大小采用12路组相连 | |
| 与上级Cache采用动态包含性关系 | |
| 支持ECC校验 | |
| 最多支持4 Slice并行访问 | |
可配置Tag/Data访问延迟周期数 | |
| 支持软件动态开关，支持二级级联L3 Cache | |
| 支持Retention | |
| Snoop Filter | 512K/1M/2MB/3MB/4MB/6MB/8MB/16MB/32MB可选 |
| 支持MESI一致性协议 | |
| 支持ECC校验 | |
| 主设备接口 | 一级级联支持AXI4（兼容AXI3）/ACE协议，二级级联支持AXI4（兼容AXI3）协议 |
位宽128/256-bit可选 | |
| 接口数量1-4个可选 | |
| 低延时外设接口Low Latency Port（LLP） | 采用AXI4（兼容AXI3）协议 |
| 位宽128-bit |
