规格说明
| 特性 | 描述 |
|---|---|
| 架构 | RV64GC |
| SMP | 每个Cluster最多4核 |
| 流水线 | 9~12级 |
| 玄铁扩展 | 玄铁指令扩展（XIE） |
| 玄铁内存属性扩展（XMAE） | |
| 浮点单元 | 支持RISC-V Half、F指令扩展 |
| 支持IEEE 754-2008标准 | |
| TCM | 16~64KB可配指令紧耦合内存 |
| 16~64KB可配数据紧耦合内存 | |
| 可选ECC | |
| Cache | 最大64KB指令高速缓存 |
| 最大64KB数据高速缓存 | |
| 最大8MB二级高速缓存 | |
| 可选ECC | |
| 内存管理 | SV39 MMU |
| 总线接口 | AXI4.0 Main接口用于作为主Master发起访问 |
| AXI4.0 LLP接口用于作为Master快速发起外设访问 | |
| APB4.0 FPP接口用于作为Master快速发起外设访问 | |
| AXI4.0 TCMS接口用于作为Slave接收外部对TCM的访问 | |
AXI4.0 Slave接口用于提供Device/Accelerator与Core的data coherence | |
| Dhrystone | 5.8 DMIPS/MHz(O2) |
| CoreMark | 7.0 CoreMark/MHz(O3) |
