RISC-V 是全球增长最快的开源指令集架构。本知识库系统梳理 RISC-V 的核心概念、指令集扩展、行业标准与安全机制，帮助开发者快速建立完整认知框架。
沿着 5 个阶段建立知识坐标系，再通过术语卡片补齐关键细节。每一步都对应 RISC-V 工程实践中的真实问题。
什么是指令集架构？RISC 与 CISC 的区别？理解 RISC-V 的设计哲学
RV32I/RV64I 基础整数指令、压缩指令扩展（C）、乘除法扩展（M）
向量扩展（V）、浮点扩展（F/D）、位操作扩展（Zba/Zbb/Zbc）等
RVA23 Profile、RISC-V 国际基金会治理、开源协议与商业化边界
PMP 物理内存保护、TEE 可信执行环境、CoVE 机密计算扩展
定义处理器能执行的所有指令及其编码格式，是软件与硬件之间的契约。
RISC-V 将 ISA 分为基础整数指令（RV32I/RV64I）和可选扩展，开发者按需组合，这是其区别于 ARM 固定指令集的核心设计。指令集的具体硬件实现方式，同一 ISA 可有不同微架构（如玄铁 C930 与 C950）。
微架构决定性能、功耗和面积（PPA），是芯片厂商差异化的核心。C930 面向服务器/边缘计算，C950 面向云端 AI。RISC-V 最核心的整数运算指令集，所有处理器必须实现。
包含算术、逻辑、分支、访存等约 40 条指令，是 RISC-V 的最小可用子集。RV32 为 32 位，RV64 为 64 位。将常用 32 位指令编码为 16 位，减少代码体积。
适用于嵌入式和 IoT 场景，可减少 25%-30% 代码体积。玄铁 C908/C906 均支持 C 扩展。在基础指令集之上按需添加的功能模块，如向量计算、浮点运算、安全机制。
RISC-V 的模块化设计让芯片厂商可以按场景裁剪，避免不必要的面积和功耗开销。RISC-V 国际基金会定义的功能子集标准（如 RVA23），确保不同厂商产品的软件兼容性。
RVA23 是 2023 年定义的应用处理器 Profile，玄铁 C930 对标 RVA23 设计，可运行完整 Linux。支持 SIMD 向量计算的扩展，适用于 AI 推理、多媒体处理等数据并行场景。
RVV 1.0 已冻结，采用向量长度无关编程模型。玄铁 C920/C930 支持 V 扩展，可用于 AI 推理加速。支持单精度（F）和双精度（D）浮点运算的扩展。
F = 32 位单精度，D = 64 位双精度。科学计算和图形渲染场景必需，C930 支持 F/D/Q（四精度）。RISC-V 采用 BSD 等宽松开源协议，允许自由使用、修改和商业化，无授权费用。
与 ARM 授权模式不同，RISC-V ISA 规范免费开放，但具体芯片 RTL 设计仍由厂商自主定价。从性能、兼容性与安全三个方向理解 RISC-V 如何从一套开放规范走向真实产品。
RISC-V 向量扩展（RVV）是 RISC-V 指令集中用于数据并行处理的重要扩展，其核心思想是通过向量寄存器和向量指令实现单指令多数据（SIMD）操作。与 ARM SVE 类似，RVV 采用向量长度无关（VLEN-agnostic）的编程模型，开发者无需硬编码向量长度，同一代码可在不同硬件上运行。RVV 1.0 规范于 2021 年正式冻结，定义了向量算术、规约、掩码、配置设置等指令类别，向量寄存器宽度从 128 位到 1024 位可配置。适用场景包括 AI 推理（矩阵乘法、卷积）、多媒体编解码、科学计算等数据密集型任务。玄铁 C920 和 C930 均支持 RVV 1.0，其中 C930 的向量寄存器宽度为 256 位，开发者可通过 GCC/LLVM 的 -march=rv64gcv 编译选项启用向量扩展支持。
RVA23 是 RISC-V 国际基金会于 2023 年发布的应用处理器 Profile，全称 RVA23U64 + RVA23S64。Profile 的本质是一组“必须支持”的扩展集合，目的是让软件开发商只需针对一个 Profile 编程，即可确保代码在所有符合该 Profile 的处理器上运行。RVA23 要求支持的扩展包括：基础指令集 RV64I、压缩指令 C、乘除法 M、原子操作 A、单精度浮点 F、双精度浮点 D、向量扩展 V、向量加密 Zvkn、半精度浮点 Zfh、位操作 Zba/Zbb、缓存管理指令 Zicbom/Zicboz 等。这意味着符合 RVA23 的处理器可以运行完整的 Linux 操作系统及主流 AI 推理框架。玄铁 C930 对标 RVA23 Profile 设计，是首批满足该标准的高端 RISC-V 处理器之一，可流畅运行 Debian/Ubuntu 等主流 Linux 发行版。
RISC-V 安全架构分为三个层次：物理内存保护（PMP）、可信执行环境（TEE）和机密计算扩展（CoVE）。PMP 是 RISC-V 最基础的安全机制，通过配置 16 个物理内存区域实现细粒度的内存访问控制，可区分机器模式（M-mode）和监管/用户模式（S/U-mode）的访问权限，防止用户态程序越权访问内核内存，是所有 RISC-V 处理器的标准特性。TEE 通过硬件隔离机制在处理器内划分安全世界和非安全世界，概念类似 ARM TrustZone，可保护安全存储、密钥、生物特征等敏感数据。CoVE 是最新的安全扩展，目标是为虚拟机提供硬件级隔离，即使 Hypervisor 被攻破也无法窃取 Guest VM 数据，规范仍在制定中，预计 2025 年冻结。玄铁 C930 已支持完整的 PMP 机制，后续型号将逐步引入 TEE 和 CoVE 支持。
把搜索框里的问题，变成清晰可靠的工程判断。
继续阅读来自开发者社区的实践文章，让概念连接到代码、工具与芯片。
系统梳理 RISC-V 标准扩展家族，理解各扩展的定位与适用场景。
阅读文章 ↗深入分析 RVA23 的扩展要求及其对软件生态兼容性的意义。
阅读文章 ↗从零理解 RVV 的向量长度无关编程模型，附代码示例。
阅读文章 ↗拆解 RISC-V 三层安全机制，对比 ARM TrustZone 方案。
阅读文章 ↗理解 RISC-V 的开放模式，需要从协议、治理结构和商业化边界三个层面来拆解。
阅读文章 ↗从官方规范开始，建立可验证、可复用的知识来源。
从开放架构到工程实现，探索下一代处理器的真实答案。